許A倫的部落格: WM8960 放音 & 錄音

2017年9月19日星期二

WM8960 放音 & 錄音

1. 音頻系統名詞
Master clock：每一個音頻子系統都需要一個主時鐘，通常被稱作MCLK或者SYSCLK，主時鐘可以來自外部振盪器或者CPU系統時鐘，某些時鐘源是
可以配置的，通常為了省電會降低系統的工作頻率。

DAI(digital audio interface) Clocks:通常由BCLK驅動(bit clock)，主要用來驅動CPU和codec之間的數位電路。
同時 DAI 在每個audio封包的開始也有一個時鐘，這個時鐘也常被成為 LRCLK(左右聲道時鐘)，這個時鐘的頻率和採樣率頻率相同。

BCLK的產生：
BCLK = LRC * Channels * Word Size 
     = SampleRate * NumChannels * BitsPerSample
     = 44.1k * 2 * 16 bit
     = 1.41M

2. WM8960 mode
Master mode & Slave mode


3. WM8960放音
ADCDAT: ADC data output
ADCLRC: ADC data alignment clock
DACDAT: DAC data input
DACLRC: DAC data alignment clock
BCLK: Bit clock, for synchronisation 

在Master Mode下，放音時，SoC使用I2S介面，發送BCLK, DACLRC, DACDAT至WM8960。

4. WM8960錄音
ADCDAT: ADC data output
ADCLRC: ADC data alignment clock
DACDAT: DAC data input
DACLRC: DAC data alignment clock
BCLK: Bit clock, for synchronisation 

在Master Mode下，放音時，SoC使用I2S介面，發送BCLK, DACLRC至WM8960，接收ADCDAT從WM8960。